Sorry, your browser cannot access this site
This page requires browser support (enable) JavaScript
Learn more >

实验要求 模块功能应包括二进制码计数器的产生、由二进制码产生格雷码、所产生的格雷码再次转换为二进制码等逻辑部分。 该项目由一个功能模块和一个testbench组成。其中功能模块的端口信号如下表所示 在这里插入图片描述 格雷码表 二进制 格雷码 0000 0000 0001 0001 0010 0011 0011 0010 0100 0110 0101 ...
FPGA